随着环保意识的提高和科技的发展，全球加速迈入电动车时代。以锂电池为代表的动力电池作为新能源电动车的心脏，是实现交通领域绿色低碳转型的重要能源载体。到2023年，全球锂离子电池的全球总产量预计将超过1000 GWh，年增长率为67%。如何研发效率更高、稳定性更强的电池材料，是赋能动力电池实现“双碳”目标的重要课题。锂离子电池中负极材料的理论比容量(石墨~372 mAh/g)远高于常用的正极材料(钴酸锂~140 mAh/g，磷酸铁锂~170mAh/g)，电池的能量密度严重依赖于所使用的正极材料，因此开发稳定且具有高比容量的正极材料一直是锂离子电池领域的研究重点。层状正极材料由于其较高(>200 mAh/g)的比容量而受到人们的广泛关注。上海科技大学物质科学与技术学院谢琎教授团队长期致力于原子层沉积技术在层状氧化物正极材料合成、储存、电化学循环中的应用。该技术主要依赖于化学前驱体在物体表面上发生的半反应，使得原子层可以如同乐高积木一样层层搭建形成致密薄膜。原子层沉积技术的优势在于沉积的薄膜均匀、一致，厚度可控，并且生长温度较低，因而该技术在半导体和能源材料领域具有广泛的应用前景。近日，谢琎课题组与合作者们在层状氧化物正极材料的开发及应用领域取得了多项新进展。成果分别发表于Nano Letters、Applied Surface Science、ACS Applied Materials & Interfaces等国际学术期刊。 原子层沉积薄膜在层状氧化物正极材料合成中的应用课题组与合作者开发了一种在高镍层状氧化物的氢氧化物前驱体上进行原子层沉积（ALD）的薄膜的工艺，该工艺可以调节后续合成过程中高镍层状氧化物的晶粒结构。固态核磁共振和同步辐射X射线衍射表明，原子层沉积形成的Al2O3包覆层，在烧结过程中转化为铝酸锂，促进了在相对较低温度下的高镍层状氧化物相的形成。由FIB/SEM构建的3D层析图像显示，得到的高镍层状氧化物正极材料具有细小的一次颗粒。原位力学测试表明，密集堆积的细小一次颗粒使得二次颗粒具有优异的机械强度。优化的LiNi0.83Co0.11Mn0.05Al0.01O2（NCMA）正极材料电化学性能在150个循环（1C，2.8-4.5 V）后容量保持率达到95.6%。该成果于2023年6月以“Promotion of the Nucleation of Ultrafine Ni-Rich Layered Oxide Primary Particles by an Atomic Layer-Deposited Thin Film for Enhanced Mechanical Stability”为题发表于Nano Letters。上海科技大学为第一完成单位。图1. NCMA颗粒的合成过程及晶粒细化示意图。原子层沉积过程导致在氢氧化物前驱体上形成氧化铝薄膜，从而在后续锂化过程中细化一次颗粒。原子层沉积薄膜在层状氧化物正极材料储存中的应用团队还考虑到了高镍层状氧化物在储存中的局限性。空气中H2O、CO2与之反应生成主要由LiOH与Li2CO3构成的表面杂质， 表面杂质会对高镍层状正极材料造成活性锂损失等诸多负面影响，而镍含量增加会加剧高镍层状正极材料与空气的副反应。为解决上述问题，谢琎课题组通过ALD实现了ZrO2的包覆与Zr4+表面掺杂，用于阻碍材料表面副反应的发生。ZrO2包覆与Zr4+掺杂可以在不同的机理下提高NCM的空气稳定性。前者能为NCM提供物理屏障，以动力学的方式减缓副反应；而后者提供了强键能的Zr-O键，提高了晶格稳定性，以热力学的方式帮助稳定了NCM。该成果在2023年4月以“Degradation of Nickel-Rich layered oxides in ambient air and its inhibition by surface coating and doping” 为题发表于期刊Applied Surface Science，上海科技大学为第一完成单位。图2. ZrO2包覆与Zr4+表面掺杂阻止NCM在储存时失效的示意图原子层沉积薄膜在层状氧化物正极材料电化学循环中的应用层状材料的原子密排面往往具有最高的原子密度与最弱的层间结合力，因此易发生层间的剥离。高价离子（如Mg2+、Ti4+等）掺杂可在层状材料的原子密排面间形成“柱效应”，提升结构稳定性。然而，层状材料独特的二维结构，使掺杂离子的扩散系数在层状平面和侧向之间往往存在差异。因此，在通过掺杂方式修饰层状材料时，需考虑不同方向上离子扩散的各向异性。团队发现，在适当的退火温度下，可将层状钴酸锂材料表面的MgO薄膜转化为钴酸锂表面的Mg2+掺杂。在此过程中观察到一种温度驱动的各向异性Mg2+掺杂现象。这种层状晶面层间富集的Mg2+掺杂降低了钴离子的价态，削弱了O 2p和Co 3d的轨道杂化，改善了钴酸锂与电解液之间的相容性。因此，改性后的钴酸锂在4.6V下表现出较好的能量密度和容量保持率（0.1C时为911.2 Wh/kg，1C下循环100圈后容量保持率为92.7%）。该成果在2023年6月以“Temperature-driven anisotropic Mg2+ doping for pillared LiCoO2 interlayer surface in high-voltage applications” 为题发表于期刊ACS Applied Materials & Interfaces，上海科技大学为第一完成单位。图3. 在温度驱动下钴酸锂（003）晶面侧面和表面的各向异性掺杂 近期成果一览：论文：Promotion of the Nucleation of Ultrafine Ni-Rich Layered Oxide Primary Particles by an Atomic Layer-Deposited Thin Film for Enhanced Mechanical Stability链接：https://doi.org/10.1021/acs.nanolett.3c01648论文：Degradation of Nickel-Rich layered oxides in ambient air and its inhibition by surface coating and doping链接: https://doi.org/10.1016/j.apsusc.2022.156278论文：Temperature-driven anisotropic Mg2+ doping for pillared LiCoO2 interlayer surface in high-voltage applications链接: https://doi.org/10.1021/acsami.3c05667

晶体管作为芯片的核心开关元件，其尺寸、结构及材料直接影响芯片的运算速度与集成密度。随着半导体材料不断向纳米化、三维化和多材料集成方向发展，对加工技术的灵活性及精度提出了更高要求。传统光刻技术主导了当前的平面化工艺制造，但在10纳米以下三维结构加工中面临成本高、工艺复杂等挑战。自下而上组装纳米结构的方法被视为是可行的替代方案，但液相法主导的组装常因表面配体污染导致材料纯度不足，性能受限，且难以实现复杂三维结构的高分辨率器件的集成。近日，上海科技大学物质科学与技术学院冯继成课题组通过自主研发的法拉第3D打印技术，在高纯惰性气体环境中以“自下而上”的方式，实现了晶体管的可控制造，相关成果发表于国际学术期刊Small。图1：气相法制备的半导体纳米颗粒，结晶度高、分散性好本工作首先在“人工闪电”等离子体环境中，成功制备出多种尺寸约5纳米的半导体材料，包括Si、Ge、ZnO、In₂O₃、InZnOₓ、GaAs和SiC等。该全干法工艺可有效避免配体污染，保障材料的高纯净度，尤其适用于对空气敏感的 GaAs、SiC 等材料。研究发现，纳米颗粒因超高表面原子比例而呈现类液滴的凝并行为，这一特性有助于在后续打印过程中实现融合生长，保障打印纳米结构的半导体性能。图2：3D打印的半导体纳米Fin及其复杂三维结构法拉第3D打印技术实现了材料属性与结构成型的解耦，能够打印出不同半导体材料但尺度一致的三维纳米结构，且这些结构仍可保持良好的本征半导体特性（图 2、图 3）。X射线光电子能谱（XPS）和光致发光（PL）光谱分析验证了打印结构的成分与光学性质。XPS与PL作为互补表征手段，为3D打印半导体纳米结构的本征属性提供了可靠依据。图3：3D打印半导体纳米结构材料属性图4：顶栅和底栅晶体管表征研究进一步将打印出的氧化铟Fin结构作为沟道，集成到底栅和顶栅FinFET器件中。其中，顶栅控制的场效应晶体管（FET）表现出超过 1000 倍的开关比；经退火处理后，器件载流子迁移率提升至8.33 cm²·V⁻¹·s⁻¹。然而，热处理也导致载流子浓度过高，进而出现了“简并半导体”行为，使FET丧失了开关功能。为解决该问题，团队计划后续通过可控掺杂和尺寸优化进一步提升器件性能。该研究展示了自下而上、原位打印技术在晶体管制造中的潜力。法拉第3D打印凭借其高空间自由度、纳米级分辨率和多材料原位切换能力，为三维芯片结构的可控制造提供了一条无需光刻的新路径。未来，冯继成课题组将继续探索掺杂调控、新结构设计及新材料体系，进一步提升半导体迁移率与晶体管开关性能，推动该技术在微纳器件领域实现更广泛的应用。论文标题：Gas-Phase Assembly of Semiconductor Nanostructures into Functional Field-Effect Transistors论文链接：https://onlinelibrary.wiley.com/doi/10.1002/smll.202504668

随着集成电路制程已接近物理极限，其加工成本飙升。以2 nm节点为例，单片晶圆加工成本已突破三万美元，严重挤压先进制程的盈利空间。在集成电路制造流程中，光刻图案化环节占据总成本的60%，因此开发兼具高精度与低成本的新一代图案化技术成为IC产业的迫切需求。自组装（DSA）、纳米压印（NIL）等替代方案因其各自优势而受到业界青睐，并已获得数十亿美元研发投入，但由于种种技术瓶颈，至今仍未能全面实现产业化替代。近日，上海科技大学冯继成课题组成功开发出一种新型图案化加工方案，可与IC制程无缝衔接。相关研究成果发表于国际学术期刊Nano Letters。冯继成课题组使用自研的法拉第3D打印技术（Faraday 3D printing），利用其电场本征的聚焦能力，将原图案特征尺寸缩小至少十倍，然后将所打印的金属纳米结构作为硬掩膜进一步刻蚀，获得了基于硅片和石英基底的高质量图案（图1）。因该技术首先通过法拉第3D打印进行纳米结构的硬掩模制造，然后通过刻蚀基底材料获得图案，故延续了法拉第3D打印的命名方式，将该加工方式命名为Faraday lithography（FL，法拉第转印），该工作中展示了35 nm的加工精度（注：目前主流光刻手段分辨率：DUVL–38 nm, EUVL–8 nm, EBL–8 nm）。 图1. FL工艺流程以及所制备的图案。实验结果表明，通过FL制备的50 nm线宽图案，其边缘粗糙度（LER, 3σ）仅为亚纳米级（0.9 nm，图2）。图2. FL图案的质量表征。此外，研究还证实了FL的良好工艺兼容性：在处理复杂图案方面的可靠能力，及不受基底限制的加工能力（图3）。例如，由于光刻采用光来写图案，所以基底透明度对于其参数选择有重要影响。对于FL，虽然首先通过预设的电场拓扑构型进行打印纳米结构，但基底的导电性与否以及透明与否并不影响用户获得高质量的图案。图3. FL对于不同图案以及基底的适配度。除二维图案外，FL具备独特的三维图案化加工能力（图4）。这源于法拉第3D打印对于纳米级精度结构的高空间自由度。所打印的复杂的三维纳米结构定义了金属腐蚀液可以通过的路径，从而制备出传统光刻技术几乎无法实现的纳米级三维孔洞结构。除在IC制程中的应用外，此类结构在超构材料、微流控、光子晶体等领域具有广阔应用前景。图4. 通过FL加工三维图案。冯继成课题组自研的FL设备不仅在制造成本有显著优势，其功耗甚至低于满载状态下的RTX 5090显卡。这不仅为FL在IC产线中的部署奠定了坚实基础，也为构建下一代绿色半导体工厂的低碳工艺流程提供了切实可行的解决方案。上海科技大学物质学院2024级博士生殷钰祥为本文第一作者，通讯作者为冯继成教授。本工作由上海科技大学与联合微电子中心合作完成，上海科技大学为第一完成单位。论文标题：Faraday Lithography论文链接：https://doi.org/10.1021/acs.nanolett.5c00563

随着集成电路尺寸不断缩小，传统的铜（Cu）互连因电阻尺寸效应严重而面临严峻的性能挑战在10纳米线宽下，铜互连的电阻率可达块体材料的数十倍，严重制约芯片性能提升。寻找新一代互连金属及其加工方案成为行业迫切需求。Ir(铱)、Ru(钌)、Rh(铑)等金属因其电阻尺寸效应较弱、可靠性好，被称为有望取代铜的“下一代互连金属”。然而目前下一代互连金属材料的加工方案尚不成熟。在此背景下，上海科技大学物质科学与技术学院冯继成课题组成功开发出用于下一代芯片金属互连“自下而上”增材加工的新方案。相关研究成果以题为“Wafer-scale nanoprinting of 3D interconnects beyond Cu”发表于国际学术期刊ACS NANO, 并被选为增选封面（Supplementary Cover）。本工作中，课题组开发了不受材料限制，且兼具纳米级加工精度与晶圆级加工通量的新型金属互连方案，利用其加工的Au、Ir与Ru三维金属互连可达到理论预测的导电性能。该方法利用“人工闪电”创制等离子体氛围下的金属纳米颗粒，通过气流将其携带进入预设构型的空间电场中，将纳米颗粒原位打印成高纯、多级、多材料、高精度和晶圆级的3D纳米互连结构，最小三维结构的特征尺度已至17 nm（图1）。除纳米级加工精度外，该策略兼具低成本的优势，相较于主流大马士革工艺（绝缘层刻蚀– Cu填充–平坦化）的金属互连制造方案，可节省3个量级能源消耗和提高5个量级的材料利用率（图1）。图1.晶圆级大面积3D打印多级、多尺度、多材料的芯片互连结构。通过程控化定制电场空间构型，该工作中成功打印了不同尺度的Ru、Ir和Au材料的互连结构，并展示了“台阶式”的三维互连，为未来芯片立体集成提供了可行方案（图2）。图2.打印互连结构的材料和尺度的灵活调控以及台阶式互连结构。互连的电学性能与其构型同样重要。实验结果表明，经过简单热处理后，打印金属互连结构展现出接近理论预测值的导电性能，这为未来芯片三维互连的实际应用具有重要意义。图3.打印互连结构的性能优化以及理论预测。此外，为契合集成电路的产量需求，本工作中还开发了一种基于脉冲电场的高通量打印策略，实现了晶圆级规模化制造金属互连结构，仅需单次打印即可在1小时内加工超千万个3D纳米结构（图4）。所打印的互连结构展现出优异的一致性，其尺寸变异系数CV <10%，与光刻图案CV在一个量级，满足集成电路的要求。图4.基于脉冲电场的晶圆级高通量打印。简单来说，该工作展示了打印三维纳米结构作为芯片互连的应用潜力，有望为受制于现有制造手段而难以实现的芯片互连方案带来新的发展机会。与此同时，该技术不仅适用于集成电路互连制造和金属化，在MEMS、光学超构材料等前沿领域同样展现出广阔的应用前景。• 科研进展|上科大物质学院冯继成组在Advanced Materials发表后封面成果：4D打印彩色微电影• 物质学院冯继成课题组自研“电力线画笔”高速描绘多材料、高精度的三维纳米结构阵列• 物质学院冯继成课题组解锁高熵合金与微纳器件集成的可行性• 科研进展|上科大物质学院冯继成组的最新成果荣登背封面：电饭煲蒸笼模型也能3D打印阵列金属纳米结构• 物质学院冯继成课题组发表邀请综述：从3D纳米打印到原子制造冯继成团队将持续深耕纳米尺度3D打印技术的基础和应用研究，重点推进该技术与现有芯片制造工艺的深度融合，致力于攻克制约我国集成电路产业发展的卡脖子技术难题，为提升我国在高端芯片制造领域的自主创新能力注入新动能。本工作的共同第一作者为上海科技大学物质学院2024级博士生殷钰祥和2022级博士生刘柄言，通讯作者为冯继成教授。上海科技大学为该工作的唯一完成单位。论文标题：Wafer-scale nanoprinting of 3D interconnects beyond Cu论文链接：https://pubs.acs.org/doi/10.1021/acsnano.5c00720